Modelowanie i optymalizacja algorytmow pami?ci podr?cznej

Przy tworzeniu systemów mikroprocesorowych bardzo wa?na jest wydajno?c wszystkich elementów projektowanego urz?dzenia. Jednym z takich systemów jest pami?c RAM. Aby przyspieszyc dost?p do cz?sto u?ywanych regionów pami?ci, stosuje si? buforowanie - przechowywanie danych w dodatkowej, mniej pojemnej, szybszej i dro?szej pami?ci masowej. Ogólna szybko?c obliczeniowa zale?y od algorytmów i parametrów, które decyduj? o funkcjonowaniu pami?ci podr?cznej. Ponadto, nowoczesne systemy komputerowe maj? kilka urz?dze? obliczeniowych dzialaj?cych jednocze?nie i produkuj?cych dost?p do pami?ci niezale?nie od siebie. W celu weryfikacji poprawno?ci zaprojektowanych systemów cache oraz ich zgodno?ci z zalo?onymi charakterystykami bez osadzania zaprojektowanego systemu w rzeczywistym sprz?cie, stosuje si? programow? emulacj? sprz?tu. Celem pracy jest zaprojektowanie i implementacja systemu cache dla systemu wieloprocesorowego Intel(R) Platform Simulator(R). Glównym wymaganiem stawianym projektowanemu systemowi byla elastyczno?c w zakresie niezale?nej od siebie zmiany niektórych jego elementów.