RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design -  - Knjige - Sutherland HDL - 9781546776345 - 10. junija 2017
Če se naslovnica in naslov ne ujemata, je naslov pravilen

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Cena
€ 105,99

Naročeno iz oddaljenega skladišča

Predvidena dobava 29. okt - 12. nov
Božična darila lahko vrnete do 31. januarja
Dodaj na svoj seznam želja iMusic

Not rated yet

Medij Knjige     Book
Izdano 10. junija 2017
ISBN13 9781546776345
Založniki Sutherland HDL
Dimenzije 150 × 220 × 20 mm   ·   644 g