ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Knjige - Springer Verlag, Singapore - 9789813346444 - 8. januarja 2022
Če se naslovnica in naslov ne ujemata, je naslov pravilen

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 Edition

Cena
€ 130,49

Naročeno iz oddaljenega skladišča

Predvidena dobava 3. - 11. dec
Božična darila lahko vrnete do 31. januarja
Prejemajte obvestila o novih izdajah izvajalca Vaibbhav Taraate

Kaj pravijo naše stranke:

14-dnevna politika vračila v skladu z evropsko zakonodajo o varstvu potrošnikov
Najvišja ocena na Trustpilot
Dodaj na svoj seznam želja iMusic

Not rated yet

Na voljo tudi kot:

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Medij Knjige     Paperback Book   (Knjiga z mehkimi platnicami in lepljenim hrbtom)
Izdano 8. januarja 2022
ISBN13 9789813346444
Založniki Springer Verlag, Singapore
Strani 330
Dimenzije 150 × 220 × 10 mm   ·   494 g

Več od Vaibbhav Taraate

Prikaži vse

Več od istega **izdajatelja**

Ogled vseh Vaibbhav Taraate